La Logica AND-OR È Equivalente a NAND-NAND: Dimostrazione tramite De Morgan
Il Teorema
Qualsiasi rete somma-di-prodotti (AND-OR) può essere implementata utilizzando solo porte NAND. Questa è una conseguenza diretta delle Leggi di De Morgan e dell'universalità di NAND.
Dimostrazione Algebrica
Dato: F = (A·B) + (C·D) (AND-OR)
- Doppio complemento: F = ¬¬[(A·B) + (C·D)]
- Applica De Morgan al ¬ esterno: F = ¬[¬(A·B) · ¬(C·D)]
- Riconosci ¬(A·B) = NAND(A,B)
- Pertanto: F = NAND( NAND(A,B), NAND(C,D) )
AND-OR a due livelli → NAND-NAND a due livelli.
Regole di Trasformazione a Livello di Porta
| Originale | Sostituisci Con | Nota |
|---|---|---|
| Porta AND | NAND + inverter (o NAND con ingressi collegati) | ¬(A·B) = NAND(A,B) |
| Porta OR | NAND con ingressi invertiti | ¬(¬A·¬B) = A+B |
| Inverter | NAND con entrambi gli ingressi collegati insieme | ¬(A·A) = ¬A |
Esempio Pratico: 74LS00 Quad NAND Solo
// F = (A·B) + (C·D) U1A: NAND(A,B) → w1 U1B: NAND(C,D) → w2 U1C: NAND(w1,w2) → F // Usa 3 delle 4 porte in un package a 14 pin
Perché È Importante
- Riduzione scorte: Tieni a magazzino un solo tipo di porta (NAND o NOR) per tutta la logica di collegamento.
- Layout CMOS: NAND è più piccola e veloce di NOR (mobilità elettronica > mobilità lacuna).
- Testabilità: Guasti stuck-at più facili da rilevare in alberi NAND uniformi.
Avvertenza
Il ritardo di propagazione si somma: 3 livelli NAND contro 2 (AND+OR). Per percorsi > 100 MHz, prendi in considerazione celle standard AOI (AND-OR-Invert) che uniscono gli stadi.
De Morgan rende NAND il blocco costitutivo universale: ogni progettista digitale dovrebbe interiorizzare il mapping AND-OR → NAND-NAND.