Intel 8085: diagramma temporale istruzione LDA (4 cicli)
LDA (Load Accumulator Direct) nel tempo dell'8085
L'istruzione LDA addr carica l'accumulatore da un indirizzo diretto a 16 bit. Esegue in 4 cicli macchina (13 T-stati).
Suddivisione dei cicli macchina
| Ciclo macchina | T-stati | Operazione | Bus / Segnali |
|---|---|---|---|
| 1. Fetch opcode | T1–T4 | Recupera 3Ah da PC | PC→Indirizzo, ALE, RD, IO/M=0, S1=1, S0=1 |
| 2. Lettura memoria (byte basso) | T5–T8 | Legge byte basso indirizzo da PC+1 | PC+1→Indirizzo, RD, IO/M=0 |
| 3. Lettura memoria (byte alto) | T9–T11 | Legge byte alto indirizzo da PC+2 | PC+2→Indirizzo, RD, IO/M=0 |
| 4. Lettura memoria (dati) | T12–T13 | Legge dati dall'indirizzo (H,L) → A | Indirizzo→Indirizzo, RD, IO/M=0, Dati→A |
Attività dettagliata per T-stato (Ciclo 4 — Lettura dati)
- T12: Indirizzo (dai cicli precedenti) su A15-A8 / AD7-AD0; ALE=1 blocca il byte alto.
- T13: RD=0; la memoria pone i dati su AD7-AD0; caricati nell'Accumulatore alla fine di T13.
Punti chiave
- L'indirizzo a 16 bit viene recuperato in due letture di memoria separate (cicli 2 e 3) — little-endian (byte basso prima).
- Nessuno stato di attesa assunto; READY=1 per tutta la durata.
- Totale: 13 T-stati @ 3 MHz = 4,33 µs.
- Flag: nessuno influenzato.
Diagramma temporale visuale (rappresentazione testuale)
CLK: __ __ __ __ __ __ __ __ __ __ __ __ __
ALE: ____ ____ ____ ____
RD: ______ ______ ______ ______
ADDR: PC PC+1 PC+2 (H,L)
DATA: 3Ah AddrL AddrH DATA→A
|F1| |F2| |F3| |F4|