Larghezza del bus dati e del bus indirizzi: configurazioni comuni da 8-bit a 64-bit

Larghezze dei bus nell'architettura computerizzata

Il numero di fili (bit) nei bus dati e di indirizzo determina il throughput dei dati e l'indirizzabilità della memoria.

Larghezza	Fili	Dimensione trasferimento	Era / Esempi
8-bit	8	1 byte	8080, 6502, Z80, primi microcontrollori
16-bit	16	2 byte	8086, 68000, ARM Cortex-M0/M3
32-bit	32	4 byte	i386, ARMv7, MIPS, PowerPC (mainstream 1990-2010)
64-bit	64	8 byte	x86-64, ARMv8/AArch64, RISC-V RV64 (CPU moderne)
128/256/512-bit	128+	16-64 byte	Bus memoria GPU, linee cache CPU, AVX-512, HBM

Bus dati più largo = più bit per ciclo = maggiore banda (alla stessa frequenza di clock).

Larghezza	Fili	Memoria indirizzabile	Era / Esempi
16-bit	16	64 KB (2¹⁶)	8080, 6502, primi micro
20-bit	20	1 MB (2²⁰)	8086 (segmentato)
24-bit	24	16 MB (2²⁴)	68000, primi ARM
32-bit	32	4 GB (2³²)	i386+, ARMv7, la maggior parte dei SO a 32 bit
36-40-bit	36-40	64 GB - 1 TB	PAE (x86), ARM LPAE
48-52-bit	48-52	256 TB - 4 PB	x86-64 (canonico), ARMv8

Bus indirizzi più largo = spazio di memoria fisico/virtuale più ampio.

I bus dati/indirizzo sono on-die (CPU ↔ cache ↔ memory controller).
Bus DRAM esterno: 64-bit (DDR4/5 per canale) × canali (dual = 128-bit).
PCIe: corsie seriali (coppia differenziale 1-bit per direzione) — non bus parallelo.

La larghezza del bus è un fondamentale compromesso architettonico tra costo, numero di pin, consumo e prestazioni.