Tecnologia di Processo 0.35 µm: Cos'era e Perché Era Importante
Definizione
Processo 0.35 µm (350 nm) = lunghezza di gate disegnata minima (Lmin) di 0,35 micrometri in un flusso di fabbricazione CMOS. Definiva densità di transistor, velocità e tensione per gli IC di metà degli anni '90.
Contesto Storico
| Nodo | Anno di Introduzione | VDD (Core) | Prodotti di punta |
|---|---|---|---|
| 0,8 µm | 1990 | 5 V | 486 DX2, primi ASIC |
| 0,5 µm | 1993 | 3,3 V | Pentium (P5), PowerPC 601 |
| 0,35 µm | 1995 | 3,3 V → 2,5 V | Pentium Pro, K6, StrongARM, primi DSP |
| 0,25 µm | 1998 | 2,5 V → 1,8 V | Pentium II/III, K7, G4 |
Caratteristiche Tecniche Chiave
- 3–4 strati metallici (Al o primo damasceno in rame).
- Silicidazione sorgente/drenaggio + gate (Salicide) per bassa Rsd.
- STI (Isolamento a trincea poco profonda) che sostituisce LOCOS — migliore densità.
- Doppio ossido di gate: sottile (6–7 nm) per il core, spesso (12–15 nm) per I/O (tollerante a 5 V).
- Limite del reticolo: ~25 mm × 25 mm → die massimo ~600 mm².
Perché Fu un Punto Dolce
- Ultimo nodo in cui 5 V I/O coesistevano facilmente con 3,3 V core — ideale per misto-segnale (ADC, DAC, PMIC).
- Maturo, alto rendimento, bassa densità di difetti — ancora oggi usato per MCU automotive, gestione energetica, RF BiCMOS e IC alta tensione.
- Costo del set di maschere ~$200k–$500k (contro $10 M+ a 7 nm) — economico per volumi di 10k–1M unità.
Varianti Moderne di 0.35 µm
- 0.35 µm HV (High Voltage): 20–700 V DMOS/LDMOS per driver, PMIC.
- 0.35 µm BCD (Bipolar-CMOS-DMOS): Analogica di precisione + interruttori di potenza.
- 0.35 µm SiGe BiCMOS: Front-end RF (Wi-Fi, Bluetooth, 5G sub-6).
Fonderie Che Offrono Ancora 0.35 µm
TSMC (0.35 µm HV/BCD), GlobalFoundries (0.35 µm LP/HV), Tower Semiconductor (0.35 µm SiGe), X-Fab (0.35 µm HV), ON Semi, Infineon (interno).
0.35 µm non è "obsoleto" — è il nodo di lavoro per IC misto-segnale e di potenza dove la tolleranza a 5 V, la precisione analogica e il costo delle maschere contano più del numero di transistor.