Conversione Analogico-Digitale (ADC): il processo di digitalizzazione dei segnali analogici
La Conversione Analogico-Digitale (ADC) è il processo di trasformazione di un segnale analogico continuo nel tempo e nell'ampiezza in una rappresentazione digitale discreta nel tempo e nell'ampiezza. È il ponte tra il mondo fisico e l'elaborazione digitale.
Il processo ADC in tre stadi
1. Campionamento (discretizzazione temporale)
- Misura la tensione analogica a intervalli uniformi: tn = n × Ts
- Frequenza di campionamento (fs = 1/Ts) deve soddisfare il criterio di Nyquist: fs > 2 × fmax (componente di frequenza più alta del segnale)
- Filtro anti-aliasing (low-pass analogico) richiesto prima del campionatore per rimuovere f > fs/2
- Circuito sample-and-hold (S/H) congela il valore durante la conversione
2. Quantizzazione (discretizzazione di ampiezza)
- Mappa la tensione continua al livello discreto più vicino
- ADC a N bit: 2N livelli (es. 12 bit = 4096 livelli)
- Passo di quantizzazione (LSB): Q = VFSR / 2N (Full-Scale Range)
- Errore di quantizzazione: ±½ LSB (distribuzione uniforme se segnale >> Q)
- SQNR (Signal-to-Quantization-Noise Ratio): ≈ 6.02N + 1.76 dB (per onda sinusoidale)
3. Codifica (rappresentazione binaria)
- Assegna un codice binario a ciascun livello di quantizzazione
- Binario diretto: 0 a 2N-1 (unipolare)
- Complemento a due: -2N-1 a 2N-1-1 (bipolare)
- Binario offset: 0 = -FS, 2N-1 = +FS
- Output: Parallelo (N linee), Seriale (SPI/I²S), o LVDS (alta velocità)
Architetture ADC chiave
| Architettura | Velocità | Risoluzione | Uso tipico |
|---|---|---|---|
| Flash (parallelo) | Più veloce (GS/s) | 4–8 bit | Oscilloscopi, radar, comunicazioni |
| Pipeline | 100MS/s–1GS/s | 10–16 bit | RX comunicazioni, video, imaging medicale |
| SAR (Successive Approximation) | 10kS/s–10MS/s | 12–18 bit | Acquisizione dati, sensori, loop di controllo |
| Sigma-Delta (ΔΣ) | 1S/s–10MS/s | 16–32 bit | Audio, misura di precisione, sismico |
| Doppia pendenza / Integrante | Lento (1–100 S/s) | 16–24 bit | Tester, pannelli, bilance |
Metriche di prestazione critiche
- ENOB (Effective Number of Bits): Risoluzione reale dopo rumore/distorsione. ENOB = (SINAD - 1.76) / 6.02
- SINAD / SFDR / THD: Prestazioni dinamiche — spuri, armoniche, rumore di fondo
- DNL / INL: Non-linearità differenziale/integrale — larghezza codice / deviazione curva di trasferimento
- Aperture Jitter: Incertezza temporale di campionamento → degradazione SNR ad alta fin
- Banda passante ingresso: BW piena potenza (segnale grande) vs. BW piccolo segnale
Considerazioni di progettazione pratica
- Filtro anti-aliasing: Analogico, ordine ≥ 4, taglio ≤ 0.4×fs. Compromesso: distorsione fase vs. rifiuto aliasing.
- Circuito driver: Sorgente a bassa impedenza (< 100Ω) o amplificatore buffer. Capacità di ingresso ADC (2–20pF) causa charge kickback.
- Tensione di riferimento: L'accuratezza di VREF = accuratezza assoluta. Bassa deriva, basso rumore, bufferato.
- Messa a terra: AGND/DGND separati, singolo punto stella, piano a bassa impedenza.
- Jitter dell'orologio: Per fin = 1MHz, 1ps jitter → SNR ≈ 74dB (limite 12 bit). Orologio pulito essenziale.
Applicazioni onnipresenti
- Audio: 44.1/48/96/192 kHz, 24-bit ΔΣ (codec: CS4272, AK5558)
- Strumentazione: 16–24 bit SAR/ΔΣ (AD7124, ADS1256)
- Comunicazioni: 12–16 bit pipeline/flash @ 100MS/s–GS/s (AD9680, ADC12DJ5200)
- Imaging: SAR colonne-parallele in sensori CMOS (10–14 bit, 100MS/s)
- Elettronica di potenza: Feedback corrente/tensione (12-bit, 1–4MS/s, isolato)
- Automotive: LIDAR (GS/s), radar, gestione batteria (16-bit ΔΣ)
L'ADC è dove la fisica incontra la computazione. Ogni sistema digitale che percepisce il mondo reale ne dipende. Comprendere le sue imperfezioni — quantizzazione, aliasing, aperture jitter, rumore di riferimento — è essenziale per un design robusto.