Diagramma dei Tempi dell'Istruzione OUT dell'Intel 8085: Scomposizione T-State
Esecuzione Istruzione OUT nel Microprocessore 8085
L'istruzione OUT port trasferisce i dati dell'accumulatore a una porta I/O a 8 bit. Esegue in 4 cicli macchina (10 T-stati). Di seguito l'attività T-state dettagliata.
Diagramma dei Tempi: Analisi T-State
| T-State | Attività Bus | Signali di Controllo | Note |
|---|---|---|---|
| T1 | PC → Bus Indirizzo (Fetch Opcode) | ALE=1, IO/M=1, RD=0, WR=1 | Opcode (D3h) prelevato |
| T2 | Opcode → Bus Dati | RD=0 | Decodificatore identifica OUT |
| T3 | PC+1 → Bus Indirizzo (Indirizzo Porta) | ALE=1, IO/M=1, RD=1, WR=1 | Indirizzo porta (2° byte) prelevato |
| T4 | Indirizzo Porta → Bus Dati | RD=0 | Blocca indirizzo porta |
| T5 | A → Bus Dati (Dati Accumulatore) | IO/M=1, WR=0 | Dati in uscita alla porta |
| T6 | Dati mantenuti | WR=0 | Periferica blocca dati |
| T7 | Inattivo | WR=1 | Ciclo scrittura termina |
| T8-T10 | Fetch prossima istruzione inizia | — | Fetch sovrapposto (pipelining) |
Comportamento Segnale Chiave
- IO/M = 1 per tutto (ciclo I/O, non memoria).
- Impulso WR (T5-T6) è il segnale di blocco critico per la porta di output.
- ALE impulsa due volte: una per fetch opcode, una per fetch indirizzo porta.
Implicazione Pratica
Le periferiche di output devono bloccare i dati sul fronte di salita di WR (o mentre WR=0). Larghezza impulso WR minima ~200 ns a clock 3 MHz.