Diagramma di Tempistica per l'Istruzione ADD M (Microprocessore 8085)

L'istruzione ADD M dell'Intel 8085 aggiunge il contenuto della posizione di memoria puntata dalla coppia di registri HL all'Accumulatore. È un'istruzione di 2 byte, 7 T-stato (4 + 3). Qui sotto trovi la sequenza fetch/execute e un diagramma di tempistica testuale.

Scomposizione dell'Istruzione

• Opcode: 86H
• Operazione: A ← A + [HL]
• Flag interessati: S, Z, AC, P, CY
• Cicli macchina: 2 (Opcode Fetch + Memory Read)
• T-stati: 7 (4 + 3)

Esecuzione Passo Passo

1. T1–T4: Opcode Fetch
   • PC → MAR
   • MAR → Address Bus; RD̅ basso
   • Memoria → Data Bus → IR (Instruction Register)
   • PC ← PC + 1
2. T5–T7: Memory Read (Operand Fetch)
   • HL → MAR
   • MAR → Address Bus; RD̅ basso
   • Memoria → Data Bus → ACT (registro temporaneo ALU)
   • ALU: A + ACT → A; flag aggiornati

Diagramma di Tempistica (Rappresentazione Testuale)

 T-state: 1 2 3 4 | 5 6 7 |---|---|---|---|---|---|---| ALE ┌───┘ ┌───┘ RD̅ ┌───────┘ ┌───────┘ WR̅ ────────────────────── (alto) IO/M̅ ────────────────────── (basso = memoria) S1,S0 1,1 (fetch) 1,0 (read) ADDR PC HL DATA 86H [HL] 

Signali Chiave:

• ALE (Address Latch Enable) impulsa a T1 di ogni ciclo macchina per bloccare l'indirizzo basso da AD_0–7.
• RD̅ va basso durante T2–T3 di ogni ciclo di lettura.
• IO/M̅ = 0 per cicli di memoria.
• S1,S0 = 11 (opcode fetch), 10 (memory read).

Riassunto Visivo

Questo diagramma corrisponde al tempismo di 7 T-stati dell'8085 per ADD M. Per un diagramma grafico, traccia le forme d'onda sopra su una griglia di tempistica con T1–T7 sull'asse orizzontale.