NMOS PLA: Matrici Logiche Programmabili Realizzate con MOSFET a Canale N
Cos'è un NMOS PLA?
Una Matrice Logica Programmabile (PLA) è un PLD (Dispositivo Logico Programmabile) strutturato che implementa funzioni logiche somma-di-prodotti (SOP). Un NMOS PLA usa MOSFET a Canale N esclusivamente per i suoi transistor logici (rete di pull-down), con carichi a deplezione o resistivi. È stata la tecnologia PLA dominante negli anni 1970–80 (es. PLA Intel 8086, primi FPGA).
Architettura: Due Piani Programmabili
1. Piano AND (Termini di Prodotto)
- Ingressi (Vero e Complemento) corrono verticalmente (poli/silicio).
- Termini di prodotto corrono orizzontalmente (metallo).
- Transistor NMOS all'intersezione = connessione (se il gate è collegato all'ingresso) o non collegamento (se il gate è collegato a GND / gate flottante bruciato).
- Output di ogni riga = NOR degli ingressi connessi (De Morgan: NOR = AND con ingressi invertiti). Il carico pull-up (carico a deplezione) lo rende logico ALTO quando nessun transistor tira verso il basso.
2. Piano OR (Termini di Somma)
- Output dei termini di prodotto corrono verticalmente.
- Funzioni di output corrono orizzontalmente.
- Stessa struttura NMOS + pull-up: output di riga = NOR dei termini di prodotto selezionati = OR dei prodotti (SOP).
Programmabilità: Originariamente collegamenti fusibili (NiCr, TiW) a ogni incrocio. Bruciati da alta corrente → circuito aperto. Successivamente: UV-EPROM (gate flottante) → EEPROM/Flash (elettricamente cancellabile). Moderno: basato su SRAM (FPGA).
NMOS vs. CMOS PLA
| Caratteristica | NMOS PLA | CMOS PLA |
|---|---|---|
| Transistor | Solo NMOS (pull-down) + Carico a Deplezione | Complementare NMOS + PMOS |
| Potenza Statica | Alta (corrente continua attraverso il carico quando BASSO) | Quasi Zero (solo perdite di dispersione) |
| Velocità | Moderata (limitata RC dal pull-up) | Veloce (pull-up/pull-down attivi) |
| Densità | Alta (1T per incrocio) | Inferiore (2T per incrocio) |
| Complessità di Processo | Più semplice (nessun pozzetto, meno maschere) | Più complessa |
| Margine di Rumore | Inferiore (logica rapportata) | Full Rail-to-Rail |
| Era | Anni 1970–metà anni 80 (Intel, Signetics, PLA) | Fine anni 80–oggi (FPGA, CPLD) |
Applicazioni Chiave (Storiche e di Nicchia)
- Memorie di Controllo Microcodice: Intel 8086/8088, 80286, Motorola 68000 usavano PLA per decodifica istruzioni e sequenziamento.
- Sostituzione Logica Custom: Sostituiva schede di TTL SSI/MSI (serie 7400).
- Primi FPGA: Xilinx XC2064 (1985) usava celle di memoria statica NMOS per la configurazione (ma i blocchi logici erano CMOS).
- ROM / Generatori di Caratteri: La struttura PLA è ideale per ROM dense.
Perché Sono Scomparse
- Potenza statica inaccettabile per batterie/portatile.
- Scaling CMOS (Legge di Moore) ha dato velocità+densità+bassa potenza.
- FPGA (basati su SRAM, a grana grossa) offrivano flessibilità enormemente maggiore.
- ASIC / Celle Standard hanno sostituito i PLA fissi in grandi volumi.
Eredità
I PLA NMOS hanno dimostrato il concetto di struttura AND-OR regolare e programmabile. I blocchi logici delle FPGA moderne (LUT) sono essenzialmente PLA piccoli e altamente flessibili. L'idea architetturale vive; il processo NMOS no.