Istruzione SHLD 8085: Conteggio Cicli Macchina
L'istruzione SHLD addr (Store H&L Direct) nell'8085 richiede 5 cicli macchina (non 2), per un totale di 16 T-stati a 3 MHz (5,33 µs).
Scomposizione Cicli
| Ciclo Macchina | Operazione | T-Stati | Attività Bus |
|---|---|---|---|
| 1 | Fetch Opcode (SHLD = 22H) | 4 | PC → bus indirizzi, lettura 22H |
| 2 | Lettura Memoria (byte basso indirizzo) | 3 | PC+1 → bus indirizzi |
| 3 | Lettura Memoria (byte alto indirizzo) | 3 | PC+2 → bus indirizzi |
| 4 | Scrittura Memoria (registro L → indirizzo) | 3 | indirizzo → bus indirizzi, L → bus dati |
| 5 | Scrittura Memoria (registro H → indirizzo+1) | 3 | indirizzo+1 → bus indirizzi, H → bus dati |
Perché Non 2 Cicli?
- 2 cicli coprirebbero solo fetch opcode + un'operazione memoria.
- SHLD esegue tre letture memoria (opcode + indirizzo 2 byte) e due scritture memoria (L poi H) = 5 cicli minimi.
Istruzioni Correlate
- LHLD addr (Load H&L Direct): anche 5 cicli / 16 T-stati.
- STA addr (Store Accumulator Direct): 4 cicli / 13 T-stati.
- LDA addr (Load Accumulator Direct): 4 cicli / 13 T-stati.