Terminazione del segnale: eliminare le riflessioni nella progettazione ad alta velocità
La terminazione del segnale abbina l'impedenza all'estremità di una linea di trasmissione per assorbire l'energia incidente, prevenendo riflessioni che causano ringing, overshoot e corruzione dei dati.
La fisica
Quando un segnale incontra una discontinuità di impedenza (Z_load ≠ Z₀), un coefficiente di riflessione Γ = (Z_L − Z₀)/(Z_L + Z₀) determina la tensione riflessa. Γ = 0 solo quando Z_L = Z₀.
Schemi di terminazione comuni
| Tipo | Topologia | Ideale per | Pro | Contro |
|---|---|---|---|---|
| Serie (Sorgente) | Resistore all'uscita del driver | Punto-punto, output CMOS/TTL | Bassa potenza, nessuna corrente DC | Funziona solo per un carico; aggiunge ritardo |
| Parallela (Shunt) | Resistore a GND/VTT al ricevitore | Bus multi-drop, memorie | Pulito al carico | Potenza statica (VTT), riduce il margine di rumore |
| Thevenin | Pull-up + pull-down al ricevitore | TTL, GTL, SSTL | Definisce VTT, nessuna alimentazione separata | Più potenza statica |
| AC / RC | Condensatore + resistore a GND | Alta velocità, bassa potenza | Blocca DC, termina AC | Ritardo RC, numero di componenti |
| Attiva / On-Die (ODT) | FET interni nel ricevitore IC | DDR3/4/5, SerDes, PCIe | Ottimale, programmabile, nessun esterno | Richiede supporto IC |
Regole di progettazione
- Abbina Z₀ (tipicamente 50 Ω single-ended, 100 Ω differenziale).
- Posiziona la terminazione il più vicino possibile ai pin del carico (< 500 mils).
- Simula con modelli IBIS; verifica il diagramma dell'occhio.
- Per multi-drop: topologia fly-by + terminazione finale (DDR) o serie per stub (legacy).
Conseguenze di terminazione mancante/errata
- Ringback / overshoot → falso triggering, metastabilità.
- Interferenza inter-simbolo (ISI) → errori di bit ad alta velocità di dati.
- Radiazioni EMI da onde stazionarie.
- Accoppiamento di diafonia in tracce adiacenti.
La terminazione non è opzionale sopra ~50 MHz / 1 ns di tempo di salita. I SerDes moderni (PCIe, USB, Ethernet) la gestiscono internamente; i bus paralleli (DDR, memorie) richiedono una progettazione attenta a livello di scheda.