Segnale RESET nel Microprocessore 8085: Funzioni e Tempistiche

Il pin RESET IN (attivo basso) è il controllo di inizializzazione master per la CPU Intel 8085. Attivarlo costringe il processore in uno stato noto e prevedibile—essenziale all'accensione, dopo cali di tensione o durante il debug hardware.

Azioni Chiave Attivate da RESET

1. Program Counter (PC) ← 0000H – L'esecuzione riparte dal primissimo indirizzo di memoria (solitamente la ROM di boot).
2. Interrupt Enable Flip-Flop (INTE) ← 0 – Tutti gli interrupt mascherabili (INTR, RST 5.5, 6.5, 7.5) sono disabilitati; la CPU non risponderà a richieste di interrupt esterne finché non viene eseguita un'istruzione EI.
3. Maschere di Interrupt (SIM/RST masks) ← Tutte mascherate – I flag pendenti RST 5.5, 6.5, 7.5 vengono cancellati.
4. Flag di Stato (S, Z, AC, P, CY) ← 0 – Il Registro Flag viene azzerato, eliminando qualsiasi stato residuo dei codici condizione.
5. Bus Tri-state – Bus di indirizzo, dati e controllo vanno ad alta impedenza durante il reset, prevenendo contese con altri dispositivi.

Requisiti di Tempistica

• Larghezza impulso minima: 3 cicli di clock (tipicamente ≥ 300 ns a 6 MHz).
• Reset all'accensione: Deve rimanere basso per almeno 10 ms dopo che V_CC si stabilizza per consentire l'avvio dell'oscillatore di clock.
• Sincronizzazione: RESET IN viene campionato sul fronte di salita di CLK; la sequenza di reset interna richiede 3–4 periodi di clock.

Circuito Tipico

Una rete RC (R ≈ 10 kΩ, C ≈ 0,1 µF) da RESET IN a V_CC, con un buffer a trigger di Schmitt (es. 74HC14), fornisce un reset all'accensione pulito e debounce. Un pulsante momentaneo attraverso il condensatore consente il reset manuale.

Perché È Importante

Senza un RESET affidabile, l'8085 potrebbe iniziare l'esecuzione da un indirizzo casuale, corrompere le porte I/O o rimanere bloccato in uno stato di interrupt indefinito. Un corretto design del reset è il fondamento di qualsiasi sistema basato su 8085 robusto.